Bao bì tiên tiến là một trong những điểm nổi bật về công nghệ của kỷ nguyên 'Hơn cả Moore'.Khi việc thu nhỏ chip ở mỗi nút quy trình ngày càng khó khăn và tốn kém, các kỹ sư đang đặt nhiều chip vào các gói nâng cao để họ không còn phải vất vả thu nhỏ chúng nữa.Bài viết này giới thiệu ngắn gọn về 10 thuật ngữ phổ biến nhất được sử dụng trong công nghệ đóng gói tiên tiến.
Gói 2.5D
Gói 2.5D là sự tiến bộ của công nghệ đóng gói IC 2D truyền thống, cho phép sử dụng không gian và đường nét tốt hơn.Trong gói 2.5D, các khuôn trần được xếp chồng lên nhau hoặc đặt cạnh nhau trên lớp xen kẽ có silicon thông qua vias (TSV).Lớp cơ sở hoặc lớp xen kẽ cung cấp khả năng kết nối giữa các chip.
Gói 2.5D thường được sử dụng cho ASIC, FPGA, GPU và khối bộ nhớ cao cấp.Năm 2008 chứng kiến Xilinx chia các FPGA lớn của mình thành bốn chip nhỏ hơn với hiệu suất cao hơn và kết nối chúng với lớp chuyển tiếp silicon.Do đó, các gói 2.5D đã ra đời và cuối cùng được sử dụng rộng rãi để tích hợp bộ xử lý bộ nhớ băng thông cao (HBM).
Sơ đồ gói 2.5D
bao bì 3D
Trong gói IC 3D, khuôn logic được xếp chồng lên nhau hoặc với khuôn lưu trữ, loại bỏ nhu cầu xây dựng Hệ thống trên chip (SoC) lớn.Các khuôn được kết nối với nhau bằng một lớp interposer hoạt động, trong khi các gói IC 2.5D sử dụng các va chạm dẫn điện hoặc TSV để xếp chồng các thành phần trên lớp interposer, các gói IC 3D kết nối nhiều lớp tấm wafer silicon với các thành phần sử dụng TSV.
Công nghệ TSV là công nghệ then chốt cho phép sử dụng cả gói IC 2.5D và 3D, đồng thời ngành công nghiệp bán dẫn đã và đang sử dụng công nghệ HBM để sản xuất chip DRAM trong gói IC 3D.
Mặt cắt ngang của gói 3D cho thấy kết nối dọc giữa các chip silicon đạt được thông qua TSV đồng kim loại.
con chip nhỏ
Chiplets là một dạng đóng gói IC 3D khác cho phép tích hợp không đồng nhất các thành phần CMOS và không phải CMOS.Nói cách khác, chúng là những SoC nhỏ hơn, còn được gọi là chiplets, chứ không phải là những SoC lớn trong một gói.
Việc chia nhỏ một SoC lớn thành các con chip nhỏ hơn, nhỏ hơn sẽ mang lại hiệu suất cao hơn và chi phí thấp hơn so với việc chia nhỏ một khuôn đơn lẻ.chiplets cho phép các nhà thiết kế tận dụng nhiều loại IP mà không cần phải cân nhắc nên sử dụng nút quy trình nào và sử dụng công nghệ nào để sản xuất nó.Họ có thể sử dụng nhiều loại vật liệu, bao gồm silicon, thủy tinh và cán mỏng để chế tạo chip.
Các hệ thống dựa trên Chiplet được tạo thành từ nhiều Chiplet trên một lớp trung gian
Gói quạt ra ngoài
Trong gói Fan Out, “kết nối” được tách ra khỏi bề mặt chip để cung cấp nhiều I/O bên ngoài hơn.Nó sử dụng vật liệu đúc epoxy (EMC) được nhúng hoàn toàn vào khuôn, loại bỏ nhu cầu thực hiện các quy trình như va chạm wafer, trợ dung, gắn chip lật, làm sạch, phun đáy và đóng rắn.Do đó, không cần lớp trung gian, khiến cho việc tích hợp không đồng nhất trở nên dễ dàng hơn nhiều.
Công nghệ Fan-out cung cấp gói nhỏ hơn với nhiều I/O hơn các loại gói khác và vào năm 2016, đây là ngôi sao công nghệ khi Apple có thể sử dụng công nghệ đóng gói của TSMC để tích hợp bộ xử lý ứng dụng 16nm và DRAM di động vào một gói duy nhất cho iPhone 7.
Bao bì dạng quạt
Bao bì cấp độ wafer quạt ra (FOWLP)
Công nghệ FOWLP là một cải tiến về đóng gói ở cấp độ wafer (WLP) cung cấp nhiều kết nối bên ngoài hơn cho chip silicon.Nó liên quan đến việc nhúng chip vào vật liệu đúc epoxy và sau đó xây dựng lớp phân phối lại mật độ cao (RDL) trên bề mặt wafer và áp dụng các quả bóng hàn để tạo thành một wafer hoàn nguyên.
FOWLP cung cấp một số lượng lớn các kết nối giữa gói và bảng ứng dụng, và do chất nền lớn hơn khuôn nên bước khuôn thực sự thoải mái hơn.
Ví dụ về gói FOWLP
Tích hợp không đồng nhất
Việc tích hợp các thành phần khác nhau được sản xuất riêng biệt thành các tổ hợp cấp cao hơn có thể nâng cao chức năng và cải thiện đặc tính vận hành, do đó, các nhà sản xuất linh kiện bán dẫn có thể kết hợp các thành phần chức năng với các quy trình khác nhau vào một tổ hợp duy nhất.
Tích hợp không đồng nhất tương tự như hệ thống trong gói (SiP), nhưng thay vì kết hợp nhiều khuôn trần trên một đế duy nhất, nó kết hợp nhiều IP dưới dạng Chiplets trên một đế duy nhất.Ý tưởng cơ bản của tích hợp không đồng nhất là kết hợp nhiều thành phần với các chức năng khác nhau trong cùng một gói.
Một số khối xây dựng kỹ thuật trong tích hợp không đồng nhất
HBM
HBM là công nghệ lưu trữ ngăn xếp được tiêu chuẩn hóa, cung cấp các kênh băng thông cao cho dữ liệu trong ngăn xếp và giữa bộ nhớ và các thành phần logic.Các gói HBM xếp chồng khuôn bộ nhớ và kết nối chúng với nhau thông qua TSV để tạo thêm I/O và băng thông.
HBM là tiêu chuẩn JEDEC tích hợp theo chiều dọc nhiều lớp thành phần DRAM trong một gói, cùng với bộ xử lý ứng dụng, GPU và SoC.HBM chủ yếu được triển khai dưới dạng gói 2.5D dành cho máy chủ và chip mạng cao cấp.Bản phát hành HBM2 hiện giải quyết các giới hạn về dung lượng và tốc độ xung nhịp của bản phát hành HBM ban đầu.
Gói HBM
Lớp trung gian
Lớp interposer là ống dẫn mà qua đó các tín hiệu điện được truyền từ khuôn hoặc bo mạch trần đa chip trong gói.Đó là giao diện điện giữa các ổ cắm hoặc đầu nối, cho phép tín hiệu được truyền đi xa hơn và cũng được kết nối với các ổ cắm khác trên bo mạch.
Lớp xen kẽ có thể được làm bằng silicon và vật liệu hữu cơ và đóng vai trò là cầu nối giữa khuôn đa khuôn và bảng mạch.Các lớp xen kẽ silicon là một công nghệ đã được chứng minh với mật độ I/O cao độ cao và khả năng hình thành TSV, đồng thời đóng vai trò quan trọng trong việc đóng gói chip IC 2,5D và 3D.
Triển khai điển hình của lớp trung gian được phân vùng trong hệ thống
Lớp phân phối lại
Lớp phân phối lại chứa các kết nối đồng hoặc sự sắp xếp cho phép kết nối điện giữa các phần khác nhau của gói.Nó là một lớp vật liệu điện môi kim loại hoặc polyme có thể được xếp chồng lên nhau trong gói với khuôn trần, do đó làm giảm khoảng cách I/O của các chipset lớn.Các lớp phân phối lại đã trở thành một phần không thể thiếu trong các giải pháp gói 2.5D và 3D, cho phép các chip trên chúng giao tiếp với nhau bằng các lớp trung gian.
Các gói tích hợp sử dụng các lớp phân phối lại
TSV
TSV là công nghệ triển khai chính cho các giải pháp đóng gói 2.5D và 3D, đồng thời là tấm bán dẫn chứa đầy đồng cung cấp kết nối dọc thông qua khuôn bán dẫn silicon.Nó chạy qua toàn bộ khuôn để cung cấp kết nối điện, tạo thành đường đi ngắn nhất từ bên này sang bên kia của khuôn.
Các lỗ xuyên qua hoặc vias được khắc đến một độ sâu nhất định từ mặt trước của tấm bán dẫn, sau đó được cách điện và lấp đầy bằng cách lắng đọng một vật liệu dẫn điện (thường là đồng).Sau khi chế tạo xong con chip, nó sẽ được làm mỏng từ mặt sau của tấm bán dẫn để lộ ra vias và kim loại lắng đọng ở mặt sau của tấm bán dẫn để hoàn thiện kết nối TSV.
Thời gian đăng: Jul-07-2023