Các khuyết tật về bao bì chủ yếu bao gồm biến dạng chì, lệch đế, cong vênh, vỡ chip, tách lớp, khoảng trống, bao bì không đồng đều, gờ, hạt lạ và quá trình xử lý không hoàn toàn, v.v.
1. Biến dạng chì
Biến dạng của chì thường đề cập đến sự dịch chuyển hoặc biến dạng của chì gây ra trong quá trình chảy của chất bịt kín nhựa, thường được biểu thị bằng tỷ lệ x/L giữa độ dịch chuyển của chì theo phương ngang tối đa x và chiều dài của chì L. Việc uốn cong chì có thể dẫn đến đoản mạch điện (đặc biệt là trong các gói thiết bị I/O mật độ cao).Đôi khi ứng suất sinh ra do uốn có thể dẫn đến nứt điểm liên kết hoặc giảm độ bền liên kết.
Các yếu tố ảnh hưởng đến liên kết chì bao gồm thiết kế bao bì, bố cục chì, vật liệu và kích thước chì, đặc tính nhựa đúc, quy trình liên kết chì và quy trình đóng gói.Các thông số chì ảnh hưởng đến độ uốn của chì bao gồm đường kính chì, chiều dài chì, tải trọng đứt của chì và mật độ chì, v.v.
2. Độ lệch cơ sở
Độ lệch cơ sở đề cập đến sự biến dạng và độ lệch của sóng mang (đế chip) hỗ trợ chip.
Các yếu tố ảnh hưởng đến sự dịch chuyển cơ sở bao gồm dòng chảy của hợp chất đúc, thiết kế lắp ráp khung chì và các đặc tính vật liệu của hợp chất đúc và khung chì.Các gói hàng như TSOP và TQFP dễ bị dịch chuyển đế và biến dạng chốt do khung chì mỏng của chúng.
3. Warpage
Cong vênh là sự uốn cong và biến dạng ngoài mặt phẳng của thiết bị đóng gói.Sự cong vênh do quá trình đúc gây ra có thể dẫn đến một số vấn đề về độ tin cậy như sự tách lớp và nứt phoi.
Sự cong vênh cũng có thể dẫn đến một loạt các vấn đề về sản xuất, chẳng hạn như trong các thiết bị mảng lưới bi dẻo (PBGA), trong đó sự cong vênh có thể dẫn đến độ đồng phẳng của bóng hàn kém, gây ra các vấn đề về vị trí trong quá trình chỉnh lại dòng thiết bị để lắp ráp vào bảng mạch in.
Các mẫu cong vênh bao gồm ba loại mẫu: lõm vào trong, lồi ra ngoài và kết hợp.Trong các công ty bán dẫn, lõm đôi khi được gọi là “mặt cười” và lồi là “mặt khóc”.Các nguyên nhân chính gây ra hiện tượng cong vênh bao gồm CTE không khớp và co ngót do xử lý/nén.Loại thứ hai ban đầu không nhận được nhiều sự chú ý, nhưng nghiên cứu chuyên sâu cho thấy độ co ngót hóa học của hợp chất đúc cũng đóng một vai trò quan trọng trong hiện tượng cong vênh của thiết bị IC, đặc biệt là trong các gói có độ dày khác nhau ở mặt trên và mặt dưới của chip.
Trong quá trình đóng rắn và sau đóng rắn, hợp chất đúc sẽ trải qua quá trình co ngót hóa học ở nhiệt độ đóng rắn cao, hiện tượng này được gọi là “co ngót nhiệt hóa”.Sự co ngót hóa học xảy ra trong quá trình đóng rắn có thể được giảm đi bằng cách tăng nhiệt độ chuyển hóa thủy tinh và giảm sự thay đổi hệ số giãn nở nhiệt xung quanh Tg.
Cong vênh cũng có thể do các yếu tố như thành phần của hợp chất đúc, độ ẩm trong hợp chất đúc và hình dạng của bao bì.Bằng cách kiểm soát vật liệu đúc và thành phần, các thông số quy trình, cấu trúc gói hàng và môi trường đóng gói trước, hiện tượng cong vênh gói hàng có thể được giảm thiểu.Trong một số trường hợp, hiện tượng cong vênh có thể được khắc phục bằng cách bọc kín mặt sau của cụm điện tử.Ví dụ: nếu các kết nối bên ngoài của tấm gốm lớn hoặc tấm nhiều lớp ở cùng một mặt thì việc bọc chúng ở mặt sau có thể làm giảm hiện tượng cong vênh.
4. Phá vỡ chip
Ứng suất sinh ra trong quá trình đóng gói có thể dẫn đến vỡ chip.Quá trình đóng gói thường làm trầm trọng thêm các vết nứt nhỏ hình thành trong quá trình lắp ráp trước đó.Làm mỏng tấm wafer hoặc chip, mài mặt sau và liên kết chip là tất cả các bước có thể dẫn đến sự xuất hiện các vết nứt.
Một con chip bị nứt, hỏng về mặt cơ học không nhất thiết dẫn đến hỏng hóc về điện.Việc vỡ chip có dẫn đến mất điện tức thời của thiết bị hay không cũng phụ thuộc vào đường phát triển vết nứt.Ví dụ: nếu vết nứt xuất hiện ở mặt sau của con chip, nó có thể không ảnh hưởng đến bất kỳ cấu trúc nhạy cảm nào.
Bởi vì các tấm bán dẫn silicon mỏng và giòn nên việc đóng gói ở cấp độ bán dẫn dễ bị vỡ chip hơn.Do đó, các thông số quy trình như áp suất kẹp và áp suất chuyển tiếp khuôn trong quy trình đúc chuyển phải được kiểm soát chặt chẽ để ngăn ngừa hiện tượng vỡ chip.Các gói xếp chồng 3D dễ bị vỡ chip do quá trình xếp chồng.Các yếu tố thiết kế ảnh hưởng đến hiện tượng vỡ chip trong gói 3D bao gồm cấu trúc ngăn xếp chip, độ dày nền, khối lượng đúc và độ dày ống bọc khuôn, v.v.
Thời gian đăng: Feb-15-2023