I. Sự chồng chéo của miếng đệm
1. Sự chồng chéo của các miếng đệm (ngoài miếng dán bề mặt) có nghĩa là sự chồng chéo của các lỗ, trong quá trình khoan sẽ dẫn đến gãy mũi khoan do khoan nhiều lần vào một chỗ, dẫn đến hư hỏng lỗ.
2. Bảng nhiều lớp có hai lỗ chồng lên nhau, chẳng hạn như một lỗ cho đĩa cách ly, một lỗ khác cho đĩa kết nối (tấm hoa), do đó sau khi rút ra hiệu suất tiêu cực cho đĩa cách ly, dẫn đến phế liệu.
II.Việc lạm dụng lớp đồ họa
1. Trong một số lớp đồ họa để thực hiện một số kết nối vô ích, ban đầu bảng bốn lớp nhưng được thiết kế nhiều hơn năm lớp của dòng, do đó gây ra sự hiểu lầm.
2. Thiết kế để tiết kiệm thời gian, ví dụ như phần mềm Protel xử lý tất cả các lớp của đường kẻ có lớp Board để vẽ, và lớp Board để làm xước đường nhãn, để khi vẽ nhẹ dữ liệu, do lớp Board không được chọn, lỡ kết nối và đứt, hoặc sẽ bị đoản mạch do lựa chọn lớp Board của dòng nhãn, do đó thiết kế phải giữ được tính toàn vẹn của lớp đồ họa và rõ ràng.
3. Ngược lại với thiết kế thông thường, chẳng hạn như thiết kế bề mặt linh kiện ở lớp Dưới cùng, thiết kế bề mặt hàn ở Lớp trên, dẫn đến sự bất tiện.
III.Đặc điểm của vị trí hỗn loạn
1. Các ký tự che miếng đệm hàn vấu SMD, vào bảng in thông qua thử nghiệm và hàn thành phần bất tiện.
2. Thiết kế nhân vật quá nhỏ gây khó khăn trong quá trình chơimáy in màn hìnhin, quá lớn khiến các ký tự chồng lên nhau, khó phân biệt.
IV.Cài đặt khẩu độ của miếng đệm một mặt
1. Các miếng đệm một mặt thường không được khoan, nếu cần đánh dấu lỗ, khẩu độ của nó phải được thiết kế bằng 0.Nếu giá trị được thiết kế sao cho khi dữ liệu khoan được tạo ra, vị trí này sẽ xuất hiện trong tọa độ lỗ và vấn đề sẽ xảy ra.
2. Các miếng đệm một mặt như khoan phải được đánh dấu đặc biệt.
V. Với khối điền để vẽ miếng đệm
Với miếng đệm vẽ khối phụ trong thiết kế của dây chuyền có thể vượt qua kiểm tra DRC, nhưng không thể xử lý, do đó, lớp đệm không thể trực tiếp tạo ra dữ liệu điện trở hàn, khi trên điện trở hàn, khu vực khối phụ sẽ được bao phủ bởi điện trở hàn, dẫn đến khó khăn khi hàn thiết bị.
VI.Lớp tiếp đất điện cũng là đệm hoa và được nối vào đường dây
Bởi vì bộ nguồn được thiết kế theo kiểu tấm lót hoa, lớp nền và hình ảnh thực tế trên bảng in đối lập nhau nên tất cả các đường nối đều là những đường biệt lập, người thiết kế phải hết sức rõ ràng.Nhân tiện, ở đây, việc vẽ một số nhóm nguồn hoặc một số đường dây cách ly mặt đất phải cẩn thận không để lại một khoảng trống, để hai nhóm nguồn bị đoản mạch, cũng như không thể làm cho kết nối của khu vực bị chặn (để một nhóm nguồn điện được tách ra).
VII.Mức độ xử lý không được xác định rõ ràng
1. Một thiết kế bảng điều khiển duy nhất ở lớp TOP, chẳng hạn như không thêm mô tả về mặt tích cực và tiêu cực, có lẽ được làm từ bảng gắn trên thiết bị và hàn không tốt.
2. ví dụ, một thiết kế bảng bốn lớp sử dụng bốn lớp TOP mid1, mid2 dưới cùng, nhưng quá trình xử lý không được đặt theo thứ tự này, mà cần có hướng dẫn.
VIII.Thiết kế khối phụ quá nhiều hoặc khối phụ có đường lấp đầy rất mỏng
1. Dữ liệu bản vẽ ánh sáng được tạo ra bị mất, dữ liệu bản vẽ ánh sáng không đầy đủ.
2. Do khối điền trong xử lý dữ liệu bản vẽ ánh sáng được sử dụng theo từng dòng để vẽ nên lượng dữ liệu bản vẽ ánh sáng được tạo ra khá lớn, làm tăng độ khó của việc xử lý dữ liệu.
IX.Miếng đệm thiết bị gắn trên bề mặt quá ngắn
Cái này dành cho test xuyên suốt, đối với thiết bị gắn trên bề mặt quá dày đặc, khoảng cách giữa hai chân của nó khá nhỏ, miếng đệm cũng khá mỏng, kim kiểm tra lắp đặt, phải ở vị trí so le lên xuống (trái và phải), chẳng hạn như thiết kế miếng đệm quá ngắn, mặc dù không ảnh hưởng đến việc lắp đặt thiết bị nhưng sẽ khiến kim thử sai vị trí không mở được.
X. Khoảng cách giữa lưới diện rộng quá nhỏ
Thành phần của đường lưới diện tích lớn với đường giữa các cạnh quá nhỏ (dưới 0,3mm), trong quá trình sản xuất bảng mạch in, quá trình truyền hình sau khi phát triển bóng rất dễ tạo ra nhiều màng bị vỡ gắn vào bảng, dẫn đến đường bị đứt.
XI.Lá đồng diện tích lớn từ khung ngoài của khoảng cách quá gần
Các lá đồng có diện tích lớn tính từ khung bên ngoài phải cách nhau ít nhất 0,2mm, vì ở dạng phay, chẳng hạn như phay sang lá đồng rất dễ gây cong vênh lá đồng và gây ra vấn đề mất điện trở hàn.
XII.Hình dáng thiết kế viền không rõ ràng
Một số khách hàng ở lớp Keep, lớp Board, lớp Top over, v.v. được thiết kế đường hình và các đường hình này không chồng lên nhau, dẫn đến các nhà sản xuất pcb khó xác định đường hình nào sẽ chiếm ưu thế.
XIII.Thiết kế đồ họa không đồng đều
Lớp mạ không đều khi mạ đồ họa ảnh hưởng tới chất lượng.
XIV.Diện tích đặt đồng quá lớn khi áp dụng đường lưới, để tránh hiện tượng phồng rộp SMT.
Thời gian đăng: Jan-07-2022